Tasas de fallo de seguridad funcional de elementos lógicos

La tasa de fallo de componentes (FIT) para elementos lógicos depende de la tecnología utilizada en el elemento lógico.

Datos de fiabilidad originados en la Norma Siemens SN 29500-2:

Importante: Los datos FIT de la SN29500-2 dependen de la tecnología de semiconductores:

• TTL, TTL-LS, TTL-ALS & TTL-F:
  • con ≤ 10 entradas + salidas (= SSI/MSI): 2 FITs (con una $T_J$ virtual de referencia de 45°C)
  • con > 10 entradas + salidas (= LSI): 4 FITs (con una $T_J$ virtual de referencia de 55°C)
• TTL-S:
  • con ≤ 10 entradas + salidas (= SSI/MSI): 4 FITs (con una $T_J$ virtual de referencia de 45°C)
  • con > 10 entradas + salidas (= LSI): No especificado en SN 29500-2
• ECL: Depende del número de puertas ECL y de la familia, ver tabla 3 en SN 29500-2
  • 10k: 10 FITs para una $T_J$ virtual de referencia de 65°C
  • 100k: 15 FITs para una $T_J$ virtual de referencia de 75°C
  • LVECL/PECL/Low power ECL/ECLinPS: 15 FITs para una $T_J$ virtual de referencia de 60°C
• HCMOS/CMOS B/ACMOS (FCT, HC, AC, AUC, LVX, LVC, LCX, LV, VCX, ALVC, AVC, AHC & VHC):
  • con ≤ 10 entradas + salidas (= SSI/MSI): 3 FITs (con una $T_J$ virtual de referencia de 45°C y un voltaje de alimentación de referencia de 5V)
  • con > 10 entradas + salidas (= LSI): 5 FITs (con una $T_J$ virtual de referencia de 45°C y un voltaje de alimentación de referencia de 5V)
• Puertas lógicas BiCMOS:
  • con ≤ 10 entradas + salidas (= SSI/MSI): 3 FITs (con una $T_J$ virtual de referencia de 45°C)
  • con > 10 entradas + salidas (= LSI): 5 FITs (con una $T_J$ virtual de referencia de 55°C)

Los FITs para chips desnudos (= sin encapsular) deben multiplicarse por un factor de 2.