¿Qué tasa de error de bits se puede esperar para la SRAM estática?
Según la norma SN 29500-2, se puede esperar una tasa de error de bits de hasta 1000 FITs por Megabit y, si es necesario, corregirla mediante códigos correctores de errores (ECC) o recargando la aplicación ante un error de suma de comprobación.
Echa un vistazo a artículos similares por categoría:
Functional Safety, Electronics, Components
Si este artículo te ha ayudado, considera invitarme a un café o hacer una donación vía PayPal para apoyar la investigación y publicación de nuevos artículos en TechOverflow