Sécurité fonctionnelle : taux de défaillance des éléments logiques

Le taux de défaillance des composants (FIT) pour les éléments logiques dépend de la technologie utilisée dans l’élément logique.

Données de fiabilité issues de la norme Siemens SN 29500-2 :

Important : Les données FIT de la SN29500-2 dépendent de la technologie semi-conducteur :

• TTL, TTL-LS, TTL-ALS & TTL-F :
  • avec ≤ 10 entrées + sorties (= SSI/MSI) : 2 FITs (avec une $T_J$ virtuelle de référence de 45°C)
  • avec > 10 entrées + sorties (= LSI) : 4 FITs (avec une $T_J$ virtuelle de référence de 55°C)
• TTL-S :
  • avec ≤ 10 entrées + sorties (= SSI/MSI) : 4 FITs (avec une $T_J$ virtuelle de référence de 45°C)
  • avec > 10 entrées + sorties (= LSI) : Non spécifié dans la SN 29500-2
• ECL : Dépend du nombre de portes ECL et de la famille, voir le tableau 3 dans SN 29500-2
  • 10k : 10 FITs pour une $T_J$ virtuelle de référence de 65°C
  • 100k : 15 FITs pour une $T_J$ virtuelle de référence de 75°C
  • LVECL/PECL/Low power ECL/ECLinPS : 15 FITs pour une $T_J$ virtuelle de référence de 60°C
• HCMOS/CMOS B/ACMOS (FCT, HC, AC, AUC, LVX, LVC, LCX, LV, VCX, ALVC, AVC, AHC & VHC) :
  • avec ≤ 10 entrées + sorties (= SSI/MSI) : 3 FITs (avec une $T_J$ virtuelle de référence de 45°C et une tension d’alimentation de référence de 5V)
  • avec > 10 entrées + sorties (= LSI) : 5 FITs (avec une $T_J$ virtuelle de référence de 45°C et une tension d’alimentation de référence de 5V)
• Portes logiques BiCMOS :
  • avec ≤ 10 entrées + sorties (= SSI/MSI) : 3 FITs (avec une $T_J$ virtuelle de référence de 45°C)
  • avec > 10 entrées + sorties (= LSI) : 5 FITs (avec une $T_J$ virtuelle de référence de 55°C)

Les FITs pour les puces nues (= non encapsulées) doivent être multipliés par un facteur de 2.