Taxas de falha de segurança funcional de elementos lógicos

A taxa de falha de componente (FIT) para elementos lógicos depende da tecnologia usada no elemento lógico.

Dados de confiabilidade originados da Norma Siemens SN 29500-2:

Importante: Os dados FIT da SN29500-2 dependem da tecnologia de semicondutor:

• TTL, TTL-LS, TTL-ALS & TTL-F:
  • com ≤ 10 entradas + saídas (= SSI/MSI): 2 FITs (com um $T_J$ virtual de referência de 45°C)
  • com > 10 entradas + saídas (= LSI): 4 FITs (com um $T_J$ virtual de referência de 55°C)
• TTL-S:
  • com ≤ 10 entradas + saídas (= SSI/MSI): 4 FITs (com um $T_J$ virtual de referência de 45°C)
  • com > 10 entradas + saídas (= LSI): Não especificado em SN 29500-2
• ECL: Depende do número de portas ECL e da família, veja tabela 3 em SN 29500-2
  • 10k: 10 FITs para um $T_J$ virtual de referência de 65°C
  • 100k: 15 FITs para um $T_J$ virtual de referência de 75°C
  • LVECL/PECL/Low power ECL/ECLinPS: 15 FITs para um $T_J$ virtual de referência de 60°C
• HCMOS/CMOS B/ACMOS (FCT, HC, AC, AUC, LVX, LVC, LCX, LV, VCX, ALVC, AVC, AHC & VHC):
  • com ≤ 10 entradas + saídas (= SSI/MSI): 3 FITs (com um $T_J$ virtual de referência de 45°C e uma tensão de alimentação de referência de 5V)
  • com > 10 entradas + saídas (= LSI): 5 FITs (com um $T_J$ virtual de referência de 45°C e uma tensão de alimentação de referência de 5V)
• Portas lógicas BiCMOS:
  • com ≤ 10 entradas + saídas (= SSI/MSI): 3 FITs (com um $T_J$ virtual de referência de 45°C)
  • com > 10 entradas + saídas (= LSI): 5 FITs (com um $T_J$ virtual de referência de 55°C)

Os FITs para chips nus (= não encapsulados) devem ser multiplicados por um fator de 2.